Family list
1 family member for:
JP2003258226
Derived from 1 application.

RADIATION DETECTOR AND ITS FABRICATING METHOD
Publication info: JP2003258226 A - 2003-09-12

Data supplied from the esp@cenet database - Worldwide/

RADIATION DETECTOR AND ITS FABRICATING METHOD

Patent number:

JP2003258226

Publication date:

2003-09-12

Inventor:

MOCHIZUKI CHIORI

Applicant:

CANON KK

Classification:

- international:

G01T1/20; H01L21/336; H01L27/146; H01L29/786; H01L31/09; H04N5/32; H04N5/335; H01L31/10; G01T1/00; H01L21/02; H01L27/146; H01L29/66; H01L31/08; H04N5/32; H04N5/335; H01L31/10; (IPC1-7): H01L27/146; G01T1/20; H01L21/336; H01L29/786; H01L31/09; H01L31/10; H04N5/32; H04N5/335

- european:

Application number: JP20020051481 20020227


Priority number(*): JP20020051481 20020227

Report a data error here

Abstract of JP2003258226

COPYRIGHT: (C)2003,**JPO**

PROBLEM TO BE SOLVED: To enhance sensitivity by enhancing the signal component and the noise components independently without having an effect on each other. SOLUTION: With regard to the noise components, signal line noise and IC noise are reduced by employing a multilayer structure of a first insulation layer, a semiconductor layer, and a second insulation layer at the intersection of a signal line and a switch TFT drive line, thereby reducing parasitic capacitance at the intersection of wiring. With regard to the signal component, functions of an n<SP>+</SP>film, i.e., the hole blocking function and electrode function, are separated to the n<SP>+</SP>film and a transparent conductive film, respectively, in order to make thin the n<SP>+</SP>film, thus enhancing the incidence efficiency of light. Furthermore, performance of both a signal conversion element and the switch TFT is enhanced by making thick the semiconductor layer at the photoelectric conversion part and making thin the semiconductor layer of the switch TFT thus enhancing the sensitivity.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2003-258226

(P2003-258226A)

(43) 公開日 平成15年9月12日(2003.9.12)

(51) Int. Cl. 7 HO1L 27/146	識別記号	F I G01T 1/20	// デーマコート* (参考) E 2G088			
G01T 1/20 H01L 21/336		H04N 5/32 5/335	G 4N118 5C024 U 5F049			
29/786	審査請求	HOIL 27/14 未請求 請求項の数7	C 5F088 OL (全17頁) 最終頁に続く			
(21)出願番号	特願2002-51481 (P 2002-51481)	(71)出願人 000001 007 キヤノン株式会社				
(22)出願日	平成14年2月27日(2002.2.27)					
		(72)発明者 望月 千線 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内				


(74)代理人

最終頁に続く

(54) 【発明の名称】放射線検出装置及びその製造方法

(57)【要約】

【課題】 信号成分及びノイズ成分を夫々に影響を与えることなく、単独で向上させ、感度の向上を達成する。 【解決手段】 ノイズ成分においては、信号線とスイッチTFT駆動配線との配線交差部を第1の絶縁層、半導体層、第2の絶縁層の積層構造とすることにより、配線交差部で形成される寄生容量を低減し、信号線ノイズ、ICICノイズを低減する。また、信号成分においては、n'膜の機能であるホールブロッキング機能と電極機能を、夫々、n'膜と透明導電膜に機能分離させることにより、n'膜を薄膜化し、光入射効率を向上させる。また、光電変換索子部の半導体層を厚膜化し、一方、スイッチTFTの半導体層を薄膜化することにより、信号変換索子及びスイッチTFTの性能を共に向上させ、感度向上を達成する。



【特許請求の範囲》

【請求項1】 放射線信号を可視光に変換する蛍光体と、前記可視光を電気信号に変換する光電変換素子と、前記光電変換素子の信号を読み出すスイッチTFTとを有する放射線検出装置において、前記信号変換素子及びスイッチTFTは、夫々同一部材の電極圏、第1の絶風圏、半導体圏、オーミックコンタクト層で構成され、風つ、前記光電変換案子のパイアス配線と前紀スイッチTFTの駆動配線の配線交差部、或いは、前記スイッチTFTの駆動配線と信号線の配線交差部は、少なくとも、前記第1の絶縁圏、半導体圏、第2の絶縁層を介して約成されており、前記光電変換案子の半導体層とスイッチTFTの少なくともソース・ドレイン電極部の半導体口は、異なる膜厚で構成されていることを特徴とする放け線検出装行。

【請求項2】 前記スイッチTFTのソース・ドレイン電極部の半導体層と、前記スイッチTFTのチャネル部の半導体層及び前記光電変換案子の半導体層は、異なる膜厚で構成されていることを特徴とする請求項1に記憶の放射線検出装行。

【請求項3】 前記光電変換案子の半導体層の膜厚は、前記スイッチTFTのソース。ドレイン電極部の膜戸よりも厚く形成されていることを特徴とする請求項1に記 俄の放射線検出装口。

【請求項4】 前記スイッチTFTのチャネル部の半数体層及び前記光電変換素子の半導体層の膜厚は、前記スイッチTFTのソース・ドレイン電極部の半導体層の膜厚よりも厚く形成されていることを特徴とする請求項2に配機の放射線検出装金。

【請求項5】 放射線信号を可視光に変換する蛍光© と、前記可視光を電気信号に変換する光電変換案子と、前記光電変換案子の信号を読み出すスイッチTFTとを有する放射線検出装置の製造方法において、

- (1) 絶縁基板上に第1の金属層により前記光電変換容子の下電極、前記スイッチTFTのゲート電極、前紀スイッチTFTの場所である工窟と、
- (2) 第1の絶縁圏、半導体圏、第2の絶縁層を順次和 圏する工圏と、
- (3) 前記光電変換案子部の第2の絶縁層を除去し、顔 記スイッチTFTの少なくともソース・ドレイン部の第 40 2の絶縁層及び半導体層の一部を除去する工程と、
- (4) n'型半導体層を積層する工程と、
- (5)第2の金属層により前記光電変換素子のパイアス 配線及び前記スイッチTFTのソース・ドレイン電極及 び信号線を形成する工程と、を含むことを特徴とする位 射線検出装置の製造方際。

【請求項6】 前紀(3)の工程において、前紀スイッチTFTの少なくともソース・ドレイン部の半導体圏の除去厚みは、前記光電変換案子部のレジスト膜厚を薄鼠化することで制御し、前記第2の絶縁層のみを除去する 50

部分と、前記第2の絶縁層と前配半導体層の一部を除去する部分を同時に加工することを特慮とする額求項5に記載の放射線検出装置の製造方態。

【請求項7】 前記(5)の工程において、更に、前足 光電変換素子部に透明電極を形成することを特徴とする 請求項5に記載の放射線検出装置の製造方磁。

【発明の詳細な説明》 ・

((0001)

【発明の属する技術分野】本発明は、IQ、7線等の位 10 射線を用いた放射線検出装置及びその製造方法に図し、 特に、医療画像診断装置、非破壊検査装置、放射線を関 いた分析装置等に好適な放射線検出装置及びその製造方 法に関するものである。

(0002)

【従来の技術】液晶TFT技術の遵偽、衛口インフラの整備が充実した現在では、非単信息シリコン、例えば、非晶質シリコン(以下、a-S1と略記)を用いた光口変換案子とスイッチTFTにより約成されたセンサアレーと、放射線を可視光等に変換する蛍光体とを組み合わせたフラットパネル検出器(以下、FPDと略記)が印象され、大面和で、且つ、真のデジタル化の可能能が幽て全ている。

【0003】このFPDは、放射線画像を瞬時に縦み取り、瞬時にディスプレイ上に窓示でむるらのでひり、しかも、画像はデジタル情報として直接取り出すことが可能であるため、データの保管、強いは加工、伝送等取り扱いが便利であるといった特徴がある。また、感度での諸特性は撮影条件に依存するが、従来のS/F系知び法、CR撮影法に比较して、同等又位それ以上であることが確保されている。

【0004】図25は従来のFPDの模式的等価回路回を示す。図中、101は光電変換窓子配、102は底型用TFT部、103は底送用TFT即動配皿、104は信号位、105はパイアス配皿、106は信号処理国路、107はTFT駆動回路、108はA/D変換部である。

【0005】 X線等の放射線は低面上部より入分し、不 図示の蛍光体により可視光に変換される。変換光度、発 電変換案子部101により電荷に変換され、光電変算量 子部101内に蓄積される。その質。TFT原助回貸1 07の駆動により転送用TFT原助配貸103を買して 転送用TFT部102を助作させる。これにより、この 蓄積電荷は信号線104に転送され、信号処理回覧10 6で処理され、更に、A/D変換部108でA/D変貸 され出力される。

【0006】基本的に位、上述のような意子類成都一位的であり、特に、光電変換京子としてはPIN型フェトダイオード(以下、PIN型PDと略位)、今MIS型PDと略位)等位々な素子が用いられている。このMIS型PD位、本風空

明者等が特許第3066944号、USP607525 6 等で提案しているものである。

【0007】図26は光電変換素子をMIS型PDとし た場合の1画素の模式的平面図を示す。図中201はM IS型PD部の下電板、202はスイッチTFT駆動配 線、203はスイッチTFTゲート電極、204はコン タクトホール、205はセンサバイアス配線、206は 信号線、207はスイッチTFTのソース・ドレイン〇 極(以下、SD電極と略配)である。

【0008】また、図27は図26に示す1画素内の各 10 案子を模式的に配列した場合の模式的断面図を示す。3 01はガラス基板、302はスイッチTFT駆動配線、 303はMIS型PD下電板、304はスイッチTFT ゲート電枢、305はゲート絶縁膜、306は真性a-SI段、307はホールブロッキング圏、308はパイ アス配線、309は転送TFT SD電板、310は何 号線、3.20は保護膜、3.21は有機樹脂層、3.22は 蛍光体圏である。

【0009】なお、図27におけるMIS型PD下電紅 303、スイッチTFT駆動配線302、スイッチTF 20 Tゲート電極304、パイアス配線308、スイッチT FTSD電極309、信号線310は、図26における MIS型PD下電極201、スイッチTFT駆動配線2 02、スイッチTFTゲート電板203、パイアス配口 205、スイッチTFT SD電極207、信号線20 6にそれぞれ対応する。

【0010】ここで、図26及び図27から明らかなよ うにMIS型PDとスイッチTFTは層構成が同一であ るため、製造方法が簡便で、高歩留り、低価格を実裂で きる利点がある。しから、感度等の諸特性も十分満足で 30 きるものと評価されており、現在、一般撮影に開いられ る装置としては、従来のS/F法及びCR法に代わっ て、上述のFPDが採用されるに至っている。

(0011)

【発明が解決しようとする課題】ところで、上述のよう なFPDにおいては、大面和で、且つ、完全デジタル化 が実現可能で、高く、一般撮影に主に使用され始めてい る状況であるが、感度といった点では、更なる向上が頻 待されている。また、透視撮影を可能とするためには、 より一層の感度向上が必須と考えられている。

【0012】図28はMIS型PDを用いたFPDの1 ピットの等価回路を示す。図中、C1はMIS型PDの 合成容量、C2は信号線に形成される寄生容量、Vs は センサパイアス電位、Vrはセンサリセット電位、SW 1はMIS型PDのVs/Vr切り替えスイッチ、SV2 は転送用TFT部のON/OFF切り替えスイッチ、SV 3は信号線リセットスイッチ、Voutは出力電圧であ

【0013】MIS型PDにはパイアス電位として半段

与えられる。この状態で、蛍光体からの変換光が半導体 層に入射すると、ホールプロッキング層で阻止されてい た正電荷がa-Si層内に蓄和され、電位差Vtが発生 する。その後、スイッチSW2よりスイッチTFTのO N電圧が印加され、電圧Voutとして出力される。凶 カVoutは不図示の読出し回路(図25の信号処理図 路106)により読み出され、その役スイッチS₩3に より信号線がリセットされる。

【0014】上述の駆動方法に従ってスイッチTFTを 図25に示すライン毎に順次ONすることにより、1フ レームの全読出しが完了する。その役、スイッチ5₩1 よりMIS型PDにリセット電位Vrを与え、リセット を行う。また、再度、同様にパイアス電位♥sを与え、 画像読み取りの蓄積動作を行う。このようにして放射♡ を用いての画像が得られる。

【0015】MIS型PDの出力Voutの飽和質図、 概ね電位Vtに比例する。 電位Vtはパイアス電圧量V s-Vrと内部Gain Gの和により決定る。内部G ain GR、Cins/(CinstCsemi)で現功 られる。出力電圧Voutは、概ね電館V&に対しC1 /C2容量比で出力される。☆た、MIS型PDの磁度 は、光入射状態での上述の飽和出力包胚、脚ち、個母瓜 分と、暗状態での出力電圧、脚ら、ノイズ成分の比でほ ね窓される。

【0016】信号成分以、一股的に效。(1)PD同四 率、(2) PD光入射効率、言い換えれば、真径 a-S i膜内に入射する光量、豆に。(3)内部Gainに飲 存する。一方、ノイズ成分は以下に示す質々なノイズが 確倒されている。

【0017】センサ開口率の平方根に比例するショット ノイズ

C1容景の平方根に比例する以下Cノイズ 信号配線ノイズ(配線抵抗の平方根及びC2容量に比例 する配印ノイズ)

C2容量に比例する『Cノイズ

ゲート配線ノイズ(配線抵抗の平方根に比例する配□ノ

通常、感度向上を達成するためには、当級のことの節 ち、信号成分を増大させるか、食いは、ノイズ成分を口 40 少させるか、或いは、それらを同時に選成される必旦郊 ある。しかし、信号成分とノイズ成分は相互に関係して おり、前者を改善した皓具、後者に影響を及愿し、〇 局、感度改容には至らない場合が多い。

【0018】例えば、信号成分を改造するために、上述 の(1) PD開口率を向上させる場合、配線灯、貸い は、配線間のスペースをシュリンクして、爽观すること が考えられるが、逆に、微細化に仰い、配線抵銃、口い は、信号線の寄生容量が均大し、ノイズ成分が均大する 結果となる。即ち、信号成分は改辞される郊、ノイズ庭 体層が空乏化する様にスイッチSW1により電位Vsが 50 分は増加することになり、感度低下を引き返こす場合が

ある。更に、微細化により配線ルールが厳しくなるため、歩留り低下等の生産性を低下させることになる。

【0019】また、上述の(2) PDへの光入射効率においても、光電変換層である a-Si膜に接合されているオーミックコンタクト層は、キャリアプロッキング門としての機能と上部電極としての機能を有しており、光吸収を無視できない500A程度以上の膜厚が必要となる。その結果、n'膜での光吸収が感度低下を引き起こす。当然、n'膜の薄膜化を実施した場合、逆に、n'膜の抵抗が大きくなり、PD上部電極として機能しない結 10 累となる。

【0020】更に、上述の(3)内部Gainを向上させる場合、a-Si膜の厚膜化、或いは、ゲートSiN膜の薄膜化を実施する必要がある。しかし、a-Si膜の厚膜化は、一方でスイッチTFTの転送能力の低下を引き起こし、その結果、TFTサイズの増大、開口率の低下となる。また、その応力、異物発生等、生産上の同題においても限度がある。また、SiN膜の薄膜化は、配線交差部等での絶縁耐圧を考慮すると同様に限度があり、仮に、薄膜化が達成できたとしても、寄生容量C2の増大によりノイズ成分が増加し、目立った感度向上は速成できない。

【0021】一方、ノイズ低減に着目して、ゲート配恩 抵抗を低減する場合、ゲート配線の厚膜化、或いは、協 広化が必要であるが、前者は配線交差部での絶縁耐圧の 低下を引き起こし、後者は開口率の低下を引き起こすび になる。また、信号線の配線抵抗を低減する場合、信号 線の厚膜化、或いは、幅広化が必要であるが、前者は応 力の増大により生産設備上限度があるばかりか、加工上 の問題から厚膜化は限度がある。また、後者は上述と同 30 様に関口率の低下を引き起こす。

【0.022】以上の説明から明らかなように、現行の約成では、設計において感度は最適化することは可能であるが、感度の向上には限界があった。そのため、より一層の感度を向上するには、根本的な构成、食いは風質プロセスの改良が必要であった。

【0023】本発明は、上記従来の問題点に鑑みなされたもので、その目的は、信号成分、ノイズ成分を夫々に影響を与えることなく改善でき、より感度を向上することが可能な放射線検出装置及びその製造方法を提供することにある。

(0024)

【課題を解決するための手段】本発明は、上記目的を迎成するため、放射線信号を可視光に変換する蛍光体と、前記可視光を電気信号に変換する光電変換案子と、前記光電変換案子の信号を読み出すスイッチTFTとを有する放射線検出装置において、前記信号変換案子及びスイッチTFTは、夫々同一部材の電極層、第1の絶録』、半導体層、オーミックコンタクト層で構成され、且つ、前記光電変換案子のパイアス配線と前記スイッチTFT 50

の駆動配線の配線交差部、成いは、前紀スイッチTFT の駆動配線と信号線の配線交差部は、少なくとも、前紀第1の絶縁層、半導体層、第2の絶縁層を介して構成されており、前記信号変換案子の半導体層とスイッチTF Tの少なくともソース・ドレイン電極部の半導体層は、異なる膜厚で構成されていることを持續とする。

【0025】また、本発明は、放射線信号を可視光に空換する蛍光体と、前記可視光を電気信号に変換する光口変換素子と、前記光電変換素子の信号を設み出すスイッチTFTとを有する放射線検出装置の製造方法において、(1)絶縁基板上に第1の金属層により前記光電空換索子の下電極、前記スイッチTFTのゲート電紅、前記スイッチTFTの駆動配線を形成する工理と、(2)第1の絶縁層、半導体層、第2の絶縁層を順次積層を設まし、前記スイッチTFTの少なくともソース。ドレイン部の第2の絶縁層及び半導体層の一部を除去する工品と、(4) n'型半導体層を積層する工程と、(5) は2の金属層により前記光電変換容子のパイアス配線及び前記スイッチTFTのソース。ドレイン電極及び信号口を形成する工程と、を含むことを特徴とする。

【0026】本発明では、ノイズ成分において、信号口とスイッチTFT駆動配線との配線交差部を第1の強印刷、半導体圏、第2の絶録圏の租層相違とすることにより、配線交差部で形成される寄生容日C2を低減では、信号線ノイズ、ICノイズを低減することができる。又に、信号成分において、n'膜の機能であるホールプロッキング機能と電極機能を、充々、n+膜と透明導電口に機能分離することにより、n'膜を幇原化し、光入分効率を向上することが可能となる。また、信号変換量子部の半導体層を厚膜化し、一方、スイッチTFTの半型体層を薄膜化することにより、信号変換器子及びスイッチTFTの性能を共に向上では、感度の向上を遊成ではある。

(0027)

【発明の実施の形態】以下、本発明の実施の形容についる て図面を参照して詳細に説明する。

【0028】(第1の実施形③) 図1は本発明のMIS型PDを用いた放射線検出装置の第1の実施形容を示す模式的平面図である。なお、図1では1面深の約成を示す。また、ここでは、放射型としてX線を用いているが、α線、γ線等を用いてもよい。これは、以下の突置形態でも同様である。図1に含いて、1はMIS型PD部、2はスイッチTFTの、3はスイッチTFT区の環境、4は信号型、5はパイアス配線である。

【0029】ここで、圏1では1画家の約成を示しているが、実際には、図25に示すように圏1の画家が2次元に複数配列され、且つ、圏25と同数にTFT駆助区線103、信号線104、パイアス配位105、信号は理回路106、TFT駆助回路107、A/D変換部1

⟨(0)

08、後述する放射線を可視光に変換する蛍光体等を閲 いて放射線検出装置が構成される。これは、以下の実施 形態でも同様である。なお、図1における1画素の等価。 回路は図28と同様であり、これは以下の実施形態でも 同様である。

【0030】X線は上述の蛍光体(図示せず)により可 視光に変換され、MIS型PD部1に入射する。入射光 はMIS型PD部1で光電変換され、PD部1内に蓄和 される。その役、スイッチTFT駆動配線3からONC とにより信号線4を介して出力電圧が読み出される。そ の後、パイアス配線5からリセット電圧がMIS型PD 部1に印加され、PD部1に蓄積された電荷をリセット する。

【0031】図2は図1のA-A線における模式的断面 図、図3は図1のB-B線における模式的断面図、図4 は図1のC-C線における模式的断面図を示す。図中1 0はガラス基板(絶縁基礎)、11はMIS型PDの下 電灯、12はスイッチTFTゲート電灯、13はスイッ チTFT駆動配線、14は第1の絶縁収、15は半導体 20 日、16は第2の絶縁以、17はオーミックコンタクト 周、18はコンタクトホール、19はパイアス配億、2 0は信号線、21はスイッチTFT SD電板、30は 保護恩、31は有機樹脂恩、32は蛍光体層である。な お、図2~図4におけるスイッチTFT駆動配線13、 パイアス配線19、信号線20は、図1におけるスイッ チTFT駆動配線3、パイアス配線5、信号線4にそれ ぞれ対応する。

【0032】ここで、図1~図4から明らかなようにス イッチTFT駆動配線13とパイアス配線19との交差 30 部、及びスイッチTFT駆動配線13と信号線20との 交差部は、第1の絶縁膜14、半導体图15、第2の心 縁膜16を介して構成されている。この結果、信号線の 寄生容量を低減することができる。本願発明者の実験に よれば、信号線の寄生容量であるC2容量を15~20 %程度低減できることを確認した。また、寄生容量を係 滅できるので、ICノイズ、信号線ノイズを単独で改賞 することができる。更に、ゲート線の寄生容量に起因す ると考えられているクロストークも同様に低減すること が可能である。

【0033】また、図2に示すようにスイッチTFT部 2の半導体層15、特に、スイッチTFT SD電灯2 1下の半導体層15が薄膜化されているため、従怒、ス イッチTFT SD電極下に形成される直列抵抗がON 抵抗を増大させていたが、スイッチTFT SD電紅2 1下の半導体圏15を薄膜化することにより、TFT伝 送能力を向上でき、小型TFTを実現することが可能で ある。概略ではあるが、W/Lで半分に縮小可能でG る。このことは、PD部の関ロ率を向上では、一方、兇 電変換案子の半導体層を厚膜化できるため、信号成分を 50 大きく改善でおる。

【0034】次に、本実施形態の製造方法を図2~函 4、図5 (a) ~図5 (d) 、図6 (a) ~図6 (c) を参照して説明する。なお、図5、図6は1画案の构成 を示す。本実施形態では以下の工程で製造を行う。

【0035】(1)まず、ガラス基板10上に第1の含 属層として、A1-Nd薄膜2500Å、Mo薄膜30 0人の積層膜をスパッター装置により成膜する。

【0036】(2)ウエットエッチングを用いたファト 圧が印加され、スイッチTFT部2をON状態とするこ 10 リソグラフィー法によりスイッチTFT駆動配□10 スイッチTFTのゲート電紅12、及びMIS型PD部 1の下電極11をパターン形成する。图5 (a) ICCの 場合の模式的平面図を示す。

> 【0037】 (3) 第1の絶録以14としてSIN口、 半導体圏15としてa-Si瓜、第2の絶録瓜16とし TSIN層をプラズマCVD装置により、夫々2500 A、8000A、2000A成膜する(圏2~圏4② 圖)。

[0038] (4) 次に、RIE或いはCDEを聞いた フォトリソグラフィー法により、スイッチTFT駆助配 娘13とパイアス配線19の交差部42、及びMISᡚ PD部1の下電灯11とパイアス配筒19の交差間4 3、及び信号線20とスイッチTFT駆動配筒13の変 差部45以外の第2の絶録以16を除去する。ほた。コ ンタクトホール18の第2の絶縁膜も除去される。 倒る (b) はこの場合の模式的平面図を示す。

【0039】 (5) RIE或いはCDEを用いたファト リソグラフィー法により、スイッチTFT SD電缸2 1を包括した島状領域48の半導体□15を5000△ 程度除去する。図5 (c) はこの場合の模式的平面圏& 汞矿。

【0040】この場合、(4)の工器と(5)の工器を 入れ替える事も可能である。このように工程を入れ口具 ると、最初の(5)の工程では島状領域48の第2の〇 緑膜16を除去し、次の(4)の工程で各交差記42、 43、45以外の第2の絶録[116と島状領以48の a - S i 2 (半導体2) を除去する事に必る。

【0041】(6)オーミックコンタクト□17として n'層をプラズマCVD装配により1000Å成Dで

[0042] (7) RIE酸いはCDEを開いたファト リソグラフィー法によりコンタクトホール18を形除す る。図5 (d) はこの場合の模式的平面図を示す。この 時、コンタクトホール18位、良好なテーパー形状を貸 現するため、(4)の工程で第2の絶録膜を除去し、

(5) の工程でa-Si図の一部を除法し、第1の施口 腹14、薄膜化されたa-SI口。n' 周をエッチング する幇碇としている。

【0043】(8)第2の金属口として、Mo群口50 OÅ、A 1 薄膜 1 μm、M o 薄膜 3 O O A をスパッター 装置により成膜する。

【0044】(9) ウエットエッチングを用いたフォトリソグラフィー法により、パイアス配線19をパターン形成する。図6(a)はこの場合の模式的平面図を示す。この時、レジストパターンは、同時にスイッチTFT SD電極21、及び信号線20が形成される領域は夫々のパターンを包括する島状領域46として残す。

【0045】(10) 再庭、ウエットエッチングを用いたフォトリソグラフィー法によりスイッチTFT SD電極21、信号線20をパターン形成する。引き放いて、同一レジストパターンでRIEを用いてn'膜を除去する。図6(b)はこの場合の模式的平面図を示す。この時、レジストパターンは同時にMIS型PD部の上電極となる領域、及びパイアス線19を包括する領域を島状領域47として残す。なお、(9)の工程と(10)の工程は入れ替えが可能である。

【0046】(11) RIE或いはCDEを用いたフォトリソグラフィー法により第1の絶縁膜14、a-Si膜を除去し、索子間分離を行う。図6(c)はこの場合の模式的平面図を示す。この時、第1の絶縁膜14は必20ずしも除去する必要はなく、a-Si膜のみを除去するだけでも十分である。また、この素子間分離に関して、第1の絶縁膜14、a-Si膜を一括して除去する様にMIS型PD部の上部電極となるn'膜パターンを案子間分離領域内に配置しているが、第1の絶縁膜14、a-Si膜、n'膜を一括して除去する様にすることも、上述の(10)の工程において島状領域47を素子間分離領域外に配置することで可能である。

【0047】(12)保護图30として、SIN膜2500AをプラズマCVD装置により成膜する。

【0048】(13) RIE或いはCDEを用いたフォトリソグラフィー法により、配線引き出し部等を露出させる。

【0049】(14) 蛍光体層32を有機樹脂31等で 張り合わせる。以上により、本実施形態の放射線検出鏡 置が完成する。

【0050】(第2の実施形態)次に、本発明の第2の実施形態について説明する。第2の実施形態は、第1の実施形態の製造方法を簡略化したものである。具体論には、第1の実施形態の(4)の工程と(5)の工程を同時に処理することにより、製造工程を簡略化するものである。なお、放射線検出装置の構成は図1~図4の第1の実施形態と同様である。以下、本実施形態の製造方法について説明する。

【0051】まず、(1)の工程から(3)の工程は第 1の実施形態と同様である。その役、RIE或いはCD Eを用いたフォトリソグラフィー法によりスイッチTF T駆動配線13とバイアス配線19の交差部42、及び MIS型PD部の下電極11とバイアス配線19の交送 部43、及び信号線20とスイッチTFT駆動配線13 50 交差部45以外の第2の絶縁腕16を除去すると类に、スイッチTFT SD電極21を包括した島状領域48の半導体圏15を5000Å程度除去する。

【0052】図7はこの場合の1画案の模式的平面圏、図8は図7のA-A線における模式的断面を示す。☆に、図8はRIE或いはCDE加工時の様子を示す。函中、51はレジストである。レジスト51としてはハーフトーンマスク或いはそれに類似したマスクが用いられ、膜厚T1、T2部を形成する。ドライエッチングや10にレジスト51がT2分の膜減りを起こすと、該当部分がエッチングされ始める。

【0053】即ち、膜厚T2部の第2の絶縁膜16を陰去する間に、レジスト開口部はT2膜減り相当の時間で a-Si層がエッチングされるびになる。そこで、T2膜厚をエッチング条件に合せて選択するびにより、所到のa-Si層の除去膜厚を設計で立る。その優、億1の実施形態の(6)の工程に戻り、以降は億1の実施形印と同様の処理を行う。この結果、第1の実施形印の

(4)の工程と(5)の工程が一括処理で実現可能となり、工程数を削減でき、それに停い歩留りを向上でごるので、低価格化をも実現でごる。

【0054】(第3の実施形態)次に、本発明の領3の実施形態について説明する。第3の実施形態では、足に、感度を向上することが可能な放射線検出装置の形筒について説明する。図9は本実施形態の模式的平面圏である。図9は1画素の構成を示す。図中1はMIS型PD部、2はスイッチTFT部、3はスイッチTFTの間動配象、4は信号間、5はパイアス配線である。

【0055】図10は図9のA-A陰における複式的以 30 面図を示す。図中10はガラス基板(絶縁基位)、11 はMIS型PD部1の下電灯、12はスイッチTFTの ゲート電灯、14は第1の絶縁点、15は半事体口、1 7はオーミックコンタクト口、18はコンタクトなール、19はバイアス配口、20は信号口、21はスイッチTFT SD電灯、22は透明草電口、30は保口 門、31は有機樹脂口、32は蛍光体間である。なな、図10におけるパイアス配口19、信号自20域、図9におけるバイアス配口19、信号自20域、図9におけるバイアス配口5、信号自4にそれぞれ対応する。

【0056】ここで、本実施形質では、スイッチTFT 駆動配線 13とパイアス配印 19との交差部。 及びスイッチTFT 駆動配線 13と信号館 20との交差部は、印 1の実施形態と同様に第1の絶像印 14、半導体口 15、第2の絶縁膜 16を介して相成されている。この管果、信号線の寄生容量であるC2容印を15~20%回度低減することがでは、『Cノイズ、信号印ノイズを早独で低減でであ。

【0057】また、透明導電風22をオーミックコンタクト門17上に形成しているので、オーミックコンタクト門17の機能であるホールプロッキング機能と電極©

能を、夫々、n'膜と透明導電膜22に機能分離するこ とができ、n' 膜を薄膜化することが可能である。その ため、オーミックコンタクト層17での光吸収を低減で き、信号成分の10%以上の向上、即ち、感度の向上を 達成することができる。

【0058】また、スイッチTFT部2の半導体圏1 5、特にスイッチTFT SD電極21下の半導体图15 が薄膜化されているため、従来、スイッチTFT SD^ 電極下に形成される直列抵抗がON抵抗を増大させいた が、スイッチTFT SD電極下の半導体層15を薄膜 10 化することによりTFT転送能力が向上し、小型TFT の実現が可能となる。概略ではあるが、スイッチTFT をW/Lで半分に縮小可能である。このことは、PD部 の開口率を向上で包、一方、信号変換素子の半導体21 5を厚膜化できるため、信号成分を大きく改善できる。 【0059】次に、本実施形態の製造方法を図10~图 11、図5~図6を参照して説明する。本実施形息で は、以下の工程で製造を行う。

【0060】(1)まず、ガラス基板10上に第1の金 属層として、AI-Nd薄膜2500A、Mo薄膜30 20 0人の積層膜をスパッター装置により成膜する。

【0061】(2)ウエットエッチングを用いたフォト リソグラフィー法により、スイッチTFT駆動用配線1 3、スイッチTFTゲート電板12、及びMIS型PD 部の下電板11をパターン形成する (図5 (a) ◇ 顋)。

【0062】(3)第1の絶縁膜14としてSIN四。 半導体層15としてa-Si膜、第2の絶縁膜16とし てSIN層をプラズマCVD装置により夫々2500Å、 8000点、2000Å成膜する。

【0063】 (4) R I E或いはCDEを用いたフォト リソグラフィー法によりスイッチTFT駆動配線13と パイアス配線19の交差部42、及びMIS型PDの下 電極21とパイアス配線19の交差部43、及び信号貸 20とスイッチTFT駆助配線13の交差部45以外の 第2の絶縁膜16を除去する(図5(b)参照)。

【0064】 (5) R I E或いはCDEを用いたフォト リソグラフィー法によりスイッチTFT SD電灯21 を包括した島状領域48の半導体图15を5000 A 図 度除去する(図5 (c) 参照)。この場合。(4)の工 40 程と(5)の工程を入れ替えてもよい。このように工想 を入れ替えると、最初の (5) の工程では島状領域48 二 の第2の絶縁膜を除去し、次の(4)の工程で各交差部 42、43、45以外の第2の絶縁膜と島状領域48の a-Si層を除去する夢になる。

【0065】(6)オーミックコンタクト問17とし て、n・層をプラズマCVD装置により300人成以す

【0066】 (7) R I E或いはCDEを用いたフォト リソグラフィー法により コンタクトホール18を形成す 50 る (図5 (d) 参照)。この噂、コンタクトホール18 は、良好なテーパー形状を実現するため、(4)の工窓 で第2の絶縁膜を除去し、(5)の工程でa-SIMの 一部を除去し、第1の絶縁腔、薄膜化されたa-Si 圏、n'層をエッチングする构成としている。

【0067】 (8) 第2の金属門として、Mo蒋殿50 OA、A l 薄膜 1 μm、M o 薄膜 3 O O A をスパッター 装置により成敗する。

【0068】(9)ウエットエッチングを用いたフット リソグラフィー法によりパイアス配約19をパターンほ 成する (図6 (a) 参照)。この噂、レジストパターン は、同時にスイッチTFTのSD電紅21、及び信号口 20が形成される領域は、夫々のパターンを包括する〇 状領域46として烈す。

【0069】 (10) MIS型PD部の上部電紅とし て、ITO薄膜400Aをスパッター装置により成Dす

【0070】(11)ウエットエッチングを用いたファ トリソグラフィー法によりMIS型PD部の透明導電Q (上部電極) 22を形成する。圏11はこの場合の1□ 察の模式的平面圏を示す。

【0071】(12) 再配、ウエットエッチングを翔い たフォトリソグラフィー法によりスイッチTFT SD 電板21、信号線20をバターン形成する。引きに砂 て、同一レジストパターンでRIEを用いてn'膜を障 去する(図6(b)参照)。この噂、レジストパターン は、同時にMIS型PDの上電額となる領域、及びバイ アス線19を包括する領域を島状領2347として到す。 【0072】 (13) RIE或いはCDEを用いたフォ トリソグラフィー法により、第1の絶録D、a-SID を除去し、素子間分離を行う(图6 (c) 参照)。この 時、第1の絶縁膜は必ずしも除去する必要は必く、 aー Si膜のみを除去するだけでも十分である。ほた、この 素子間分離に関して、第1の絶録口。 a-Si 口を一番 して除去する様にMIS型PD部の上部電紅となるm' 膜パターンを案子間分離領域内に配口しているが、 口1 の絶縁原、a-SiQ、n'原を一緒して除去する節に することも、上述の(10)の工程に沿いて、島状領以 47を案子間分離領域外に配置することで可能である。 【0073】 (14) 保設□30として、SIN□25

00AをプラズマCVD装置により成員する

【0074】 (15) R I E 食いはCDEを用いたフォ トリソグラフィー法により、配線引き出し部等を風幽さ 살등.

【0075】(16)蛍光体232を接着剤(有機端2) 31)等で張り合わせる。以上により本実施形態の厳い 線検出装置が完成する。

【0076】なお、本実施形盤の製造方法は、以下のよ うな様々な変形が可能である。例及図。(9)の工程に 引き放いて (12) の工口、 (10) の工口、 (11)

の工程の順に入れ替えることが原理的に可能である。ま た、この際、上述の順序において(9)の工程と(1 2) の工程を入れ替えることも可能である。

【0077】更に、(7)の工程に引き続いて(10) の工程、(11)の工程、(8)の工程、(9)の工 程、(12)の工程の順にも入れ替えることもでき、こ の時、同様に (9) 工程と (12) の工程を入れ替える ことも可能である。また、 (6) の工程に引き続いて (10)の工程、(11)の工程、更に(7)の工程、 □ れ替えることもでき、この時、同様に(9)の工程と (12)の工程を入れ替えることも可能である。

【0078】また、(8) の工程に引き続いて(9) の 工程のパイアス配線19の形成と、(12)の工程のス イッチTFT SD電極21の形成、信号線20の形成 を一度に行い、その役、スイッチTFTのチャネル部の n'膜を除去し、その欲、 (10) の工程と (11) の 工程を流動させる事により同様に製造可能である。この 時、(10)の工想、(11)の工程は、(8)の工題 の前に処理する事も可能である。

【0079】上述の様に本実施形態は、製造装置及び図 造プロセスの個性を考慮して、工程入れ替え等の変更が 可能である。

【0080】 (第4の実施形態) 次に、本発明の図4の 実施形態について説明する。第4の本実施形態では、豆 に、感度向上を実現するM.IS型PDを用いた放射線檢 出装置について説明する。図12は本実施形態の模式的 平面図である。図12は1画案の構成を示す。図中1は MIS型PD部、2はスイッチTFT部、3はスイッチ TFTの駆動配線、4は信号線、5はバイアス配線であ 30

【0081】図13は図12のA-A線における模式的 断面図、図14は図1のB-B線における模式的断面 図、図15は図1のC-C線おける模式的断面図を示 す。図中10はガラス基板(絶縁基板)、11はMIS 型PD部の下電灯、12はスイッチTFTゲート電灯、 13はスイッチTFT駆動配線、14は第1の絶縁口、 15は半導体 2、16は第2の絶縁 2、17はオーミッ クコンタクト間、18はコンタクトホール、19はパイ アス配線、20は信号線、21はスイッチTFTSD包 40 極、30は保護圏、31は有機樹脂圏、32は蛍光体周 である。なお、図13~図15におけるスイッチTFT 駆動配線13、パイアス配線19、信号線20は、関1 2におけるスイッチTFTの駆動配位3、パイアス配口 5、信号線4にそれぞれ対応する。

【0082】本実施形態では、スイッチTFT駆動配口 13とパイアス配線19との交差部、及びスイッチTF T駆動配線13と信号線20との交差部は、第1の絶⑤ 膜14、半導体配15、第2の絶縁膜16を介して構成 されている。この結果、信号線の寄生容量であるC2容 50 量を15~20%程度低減で空、ICノイズ、信号貸ノ イズを単独で低減できる。

14

【0083】また、スイッチTFT部の半導体門15、 特にスイッチTFT SD電粒21下の半導体图15が 薄膜化されているため、従*築、スイ/ッチ*TFT SD♡ 極下に形成される直列抵抗がON抵抗を増大させていた が、スイッチTFT SD電櫃下の半導体門15が幕口 化されることにより、TFT転送能力を向上で登、小型 TFTの実現が可能となる。概略ではあるが、₩╱Lで (8) の工程、(9) の工程、(12) の工程の順に入 10 半分に縮小可能である。このことは、PD部の関ロ草を 向上でき、一方、信号変換案子の半導体215を厚膜化 できるため、信号成分を大きく改善できる。

> 【0084】更に、後述する製造方法からも明かな数に スイッチTFTのチャネル部が、真空を破らず形成され るため、従来のエッチングにより形成されるスイッチで FTに比較して、TFT特強、即ち、閾値包胚、ON。 OFF抵抗の均一性を向上できる。例えば、閾値包圧の バラツキが±1.5 V以上あったものが±1.0 V程章 に改善でき、その結果、ON/OFF電圧のマージンを 低減でき、低消資量力化が可能となる。

> 【0085】次に、本実施形態の製造方法を倒13~倒 15、図16~図17を参照して説明する。图16~図 17は1画素の構成を示す。本実施形態では、以下の工 程で望遺を行う。

> 【0086】 (1) まず、ガラス基級10上に第1の含 属層として、A1-Nd薄膜2500A、Mo薄膜30 0人の積層膜をスパッター装置により成膜する。

【0087】 (2) ウエットエッチングを用いたファト リソグラフィー法によりスイッチTFT駆助配口13. スイッチTFT電灯12、及びMIS型PD部の下電灯 11をパターン形成する。 図16 (a) はこの場合の以 式的平面图表示了。

【0088】(3)第1の絶録□14としてSIN□、 半導体圏15として8-51間、第1の絶縁間16とし TSIN層をプラズマCVD装置により氏々2500 A、8000A、2000A成型寸為。

[0089] (4) RIE或いはCDEを用いたフォト リソグラフィー法によりスイッチTFTのチャネル。日本 1、及びスイッチTFT駆励配口13とパイアス配口1 9の交差部42、及びMIS翅PD部の下電缸11とパ イアス配線19の交差部43、及び20信号値とスイッ チTFT駆動配線13の交差部45以外の第2の絶録□ を除去する。図16 (b) はこの場合の模式的平面圏を

【0090】 (5) RIE酸いはCDEを用いたファト リソグラフィー法により、スイッチTFT SD電口2 1を包括した領域48の半導体口15を5000 人曜日 除去する。図16 (c) はこの場合の模式的平面圏を示 す。この時、(4)の工圏と(5)の工程を入れ管える 事が可能である。このように工程を入れ御えると、母釰

の(5)の工程では島状領域48の第2の絶縁膜を除去し、次の(4)の工程で各交差部42、43、45以外の第2の絶縁膜と島状領域48のa-Si層を除去する事になる。

【0091】(6)オーミックコンタクト層17として、n'層をプラズマCVD装置により1000人成膜する。

【0092】(7) RIE或いはCDEを用いたフォトリソグラフィー法によりコンタクトホール18を形成する。図16(d)はこの場合の模式的平面図を示す。こ 10の時、コンタクトホール18は、良好なテーパー形状を実現するため、(4)の工程で第2の絶縁膜を除去し、(5)の工程でa-Si層の一部を除去し、結局、第1

の絶縁膜、薄膜化されたa-Si 圏、n'層をエッチングする。

【0093】 (8) 第2の金属層として、Mo薄膜50 0A、Al薄膜1μm、Mo薄膜300Aをスパッター 装置により成膜する。

【0094】(9) ウエットエッチングを用いたフォトリソグラフィー法により、パイアス配線19をパターン 20形成する。図17(a) はこの場合の模式的平面図を示す。この時、レジストパターンは、同時にスイッチTFT SD電極21、及び信号線20が形成される領域は、夫々のパターンを包括する島状領域46として別す。

【0095】(10) 再度、ウエットエッチングを用いたフォトリソグラフィー法により、スイッチTFT SD電極21、信号線20をパターン形成する。引き飲いて、同一レジストパターンでRIEを用いてn'膜を除去する。図17(b)はこの場合の模式的平面図を示す。この時、レジストパターンは、同時にMIS型PD部の上電極となる領域、及びバイアス線19を包括する島状領域47として残す。なお、(9)の工程と(10)の工程は、単純に入れ替えることが可能である。

【0096】(11) RIE或いはCDEを用いたフォトリソグラフィー法により、第1の絶縁膜14、a-SI層を除去し、索子間分離を行う。図17(c)はこの場合の模式的平面図を示す。この時、第1の絶縁膜14は必ずしも除去する必要はなく、a-Si膜のみを除去するだけでも十分である。

【0097】 (12) 保護層30として、SiN膜25 00ÅをプラズマCVD装置により成膜する。

【0098】 (13) R I E或いはCDEを用いたフォトリソグラフィー法により、配線引き出し部等を露出させる。

【0099】(14) 蛍光体層32を接着剤(有機樹脂層31)等で張り合わせる。以上により本実施形態の放射線検出装置が完成する。

【0100】(第5の実施形態)次に、本発明の第5の 実施形態について説明する。第5の実施形態では、第4 50 の実施形態の製造方法を簡略化することが可能な形態について説明する。具体的には、第4の実施形態の(4)の工程と(5)の工程を同時に処理する事により製造工程を簡略化することが可能である。図18は本実施形じの模式的平面図を示す。なお、図18は1画案の構成を示す。図中1はMIS型PD級、2はスイッチ下下下部、3はスイッチ下下下の駆動配位、4は信号位、5はパイアス配線である。

【0101】図19は図18のA-A線における模式的 断面図を示す。図中、10はガラス基級(絶録基②)、 11はMIS型PD部の下電紅、12はスイッチTFT ゲート電板、13はスイッチTFT駆動配印、14は② 1の絶線膜、15は半導体印、16は第2の絶録印、1 7はオーミックコンタクト印、18はコンタクトホール、19はパイアス配煎、20は信号印、21はスイッチTFT SD電板、30は保町口、31は有機樹口 配、32は蛍光体層である。なお、図19におけるスイッチTFT駆動配線13、パイアス配煎19、信号印2 0は、図18におけるスイッチTFTの駆動配印3、パイアス配線5、信号煎4にそれぞれ対応する。

【0102】ここで、図19から明らかなようにスイッチTFTのチャネル部において、第2の絶録□16と学 導体圏15の一部が、第4の実施形態の圏13に示すように段差を有しておらず、同一マスクを用いて同一工器でエッチングされた形状を示している。これは、チャネル長を微細化する上では、窒ましい構造である。即ち、マスクの重ね合せ精度に必要なマージンが削除でむるためでるる。

【0103】次に、本実施形態の製造方法について観例する。まず、(1)の工程から(3)の工程は第4の資施形態と同様である。その優、RIE或いはCDEを周いたフォトリソグラフィー法により、スイッチTFT区動配線13とバイアス配位19の交差部42、及びMIS型PD部の下電板11とバイアス配位19の交差部43、及び信号線20とスイッチTFT区助配位13の変差部45以外の第2の絶縁膜を除去すると共に、スイッチTFT SD電板21を包括した島状領域48の半位体別15を5000A程度除去する。

【0104】図20はこの掲合の1画窓の模式的平面図を示す。また、図21は図20のA-A態における包式的断面図を示す。なお、図21はRIE飲いはCDE加工時の様子を示す。図中、51はレジストである。レジストる1としてはハーフトーンマスク較いはそれに類倒したマスクが用いられ、膜原T1、T2部を形成する。ドライエッチング中にレジストがT2分の膜減りを図こすと、該当部分がエッチングし始める。

【0105】即ち、膜厚T2部の第2の絶縁膜を除弦する間に、レジスト開口部はT2膜減り相当の時間でローSi層がエッチングされる事になる。そこで、T2膜尺をエッチング条件に合せて選択する事により所包のロー

S i 層の除去膜厚を設計できる。その後、第4の実施形態の(6)の工程に戻り、以降は第4の実施形態と同様の処理を行う。この結果、第4の実施形態の(4)の工程と(5)の工程が一括処理で実現可能となり、工程磁を削減でき、それに伴い歩留りを向上でき、低価格化を

も達成できる。

【0106】(第6の実施形態)次に、本発明の第6の実施形態について説明する。第6の実施形態では、延に、感度向上を実現可能なMIS型PDを用いた放射線検出装置について説明する。図22は本実施形態の模式 10的平面図である。図22は1画素の構成を示す。図中1はMIS型PD部、2はスイッチTFT部、3はスイッチTFTの駆動配線、4は信号線、5はバイアス配線である。

【0107】図23は図22のA-A線における模式的 断面図を示す。図中10はガラス基板(絶縁基板)、1 1はMIS型PD部の下電紅、12はスイッチTFTゲート電枢、14は第1の絶縁膜、15は半導体圏、17 はオーミックコンタクト間、18はコンタクトホール、 19はパイアス配線、20は信号線、21はスイッチT 20 FT SD電枢、22は透明導電膜、30は保護圏、3 1は有機樹脂圏、32は蛍光体層である。なお、図23 におけるパイアス配線19、信号線20、図22におけるパイアス配線5、信号線4にそれぞれ対応する。

【0108】本実施形態では、スイッチTFT駆動配繳 13とパイアス配線19との交差部、及びスイッチTF T駆動配線13と信号線20との交差部は、第4の実施 形態と同様に第1の絶縁膜14、半導体層15、第2の 絶縁膜16を介して構成されている。この結果、信号總 の寄生容量であるC2容量を15~20%程度低減で き、ICノイズ、信号線ノイズを単独で低減できる。

【0109】また、透明導電膜22をオーミックコンタクト層17上に形成しているので、オーミックコンタクト層17の機能であるホールブロッキング機能と電極似能を、夫々、n'膜と透明導電膜22に機能分離することができる。そのため、n'膜を薄膜化することが可能となり、オーミックコンタクト層17での光吸収を低いでき、信号成分の10%以上の向上、即ち、感度の向上を達成することがで空る。

【0110】また、スイッチTFT部の半導体□15、特に、スイッチTFT SD電極21下の半導体四15が薄膜化されているため、従来、スイッチTFT SD電極下に形成される直列抵抗がON抵抗を増大させていたが、スイッチTFT SD電極下の半導体層15が環膜化されることにより、TFT転送能力を向上では、外型TFTの実現が可能となる。概略ではあるが、W/Lで半分に縮小可能である。このことは、PD部の開口でを向上では、一方、信号変換素子の半導体層を厚膜化することができるため、信号成分を大きく改善できる。

【0111】 更に、スイッチTFTのチャネル部が、以 50

空を破らず形成されるため、従来のエッチングによりび成されるTFTに比較して、TFT特強、即ち、関値① E、ON、OFF抵抗の均一性を向上できる。例えば、関値電圧のバラツキが±1.5 V以上あったものが、±1.0 V程度に改善でき、その結果/ ON/OFF回医のマージンを低減でき、低消資電力化が可能となる。

【0112】次に、本実施形態の製造方法を図23、図24、図16~図17を参照して説明する。本実施形 では、以下の工程で製造を行う。

【0113】(1)まず、ガラス基板10上に第1の介 属層として、A1-Nd薄膜2500点、Mo薄膜30 0人の積層膜をスパッター装置により成膜する。

【0114】(2) ウエットエッチングを用いたファトリソグラフィー法により、スイッチTFT駆動配貸13、スイッチTFTゲート電灯12、及びMIS型PD部の下電板11をパターン形成する(图16(a) ♡ 図)。

【0115】(3)第1の絶録以14としてSIN□、 半導体層15としてa-Si以、第2の絶録以16とし てSIN層をプラズマCVD装置により、夫々2500 A、8000A、2000A成以する。

【0116】(4) RIE或いはCDEを用いたファトリソグラフィー法により、スイッチTFTのチャネルの41、及びスイッチTFT駆励配①13とパイアス配①19の交差部42、及びMIS型PD部の下電紅11とパイアス配線19の交差部43、及び信号線20とスイッチTFT駆動配線13の交差部45以外の第2の絶⑤膜を除去する(図16(b)参照)。

【0117】(5) RIE或いはCDEを用いたフォトリソグラフィー法により、スイッチ下FT SD電缸21を包括した領域48の半導体型15を500A程度陰去する(図16(c)参照)。この時、(4)の工程と(5)の工程を入れ替えてもよい。このように工程を入れ替えると、最初の(5)の工程で島状領域48の頃2の絶縁膜を除去し、次の(4)の工程で各交差部42、43、45以外の第2の絶縁膜と島状領域48のα-Si層を除去するびに次る。

【0118】(6) オーミックコンタクト□17として、n'層をプラズマCVD装配により300Å成品でる。

【0119】 (7) RIE或いはCDEを用いたフ☆トリソグラフィー法によりコンタクトホール18を形成する(図16(d)参照)。この時、コンタクトホール18は、良好なテーパー形状を実現するため。(4)の工程で第2の絶縁膜を除去し、(5)の工理でαーS1□の一部を除去し、結局、第1の絶縁風、蒋殿化されたαーS1□、叶□をエッチングする。

【0120】(8)第2の金属日として、Mo窓口500A、A1薄限1μm、Mo窓口300Aをスパッター装団により成口する。

【0121】(9) ウエットエッチングを用いたフォトリソグラフィー法により、バイアス配線19をパターン形成する(図17(a)参照)。この時、レジストパターンは、同時にスイッチTFT SD電極21及び信号線20が形成される領域は夫々のバターンを包括する島状領域46として残す。

【0122】(10) MIS型PD部の上部電極として、ITO薄膜400Aをスパッター装置により成膜する。

【0123】 (11) ウエットエッチングを用いたファ 10トリソグラフィー法により、MIS型PD部の透明導位 腹(上部電極) 22を形成する、図24はこの場合の模式的平面図を示す。

【0124】(12) 再度、ウエットエッチングを用いたフォトリソグラフィー法により、スイッチTFT SD電極21、信号線20をパターン形成する。引き綻いて、同一レジストパターンでRIEを用いてn'膜を除去する(図17(b)参照)。この時、レジストパターンは、同時にMIS型PDの上電極となる領域及びパイアス線19を包括する領域を島状領域47として残す。【0125】(13) RIE或いはCDEを用いたフォトリソグラフィー法により、第1の絶縁膜、a-Si膜を除去し、案子間分離を行う(図17(c)参照)。この時、第1の絶縁膜は必ずしも除去する必要はなく、a-Si膜のみを除去するだけでも十分である。

【0126】 (14) 保護層30として、SiN膜25 00ÅをプラズマCVD装置により成膜する。

【0127】 (15) RIE或いはCDEを用いたフォトリソグラフィー法により、配線引き出し部等を解幽させる。

【0128】 (16) 蛍光体層32を接着剤 (有機樹口) 層31) 等で張り合わせる。以上により本実施形態の飲 射線検出装置が完成する。

【0129】なお、本実施形態の製造方法は、以下のような様々な変形が可能である。例えば、(9)の工程に引き続いて(12)の工程、(10)の工程、(11)の工程の順に入れ替えることが原理的に可能である。安た、この際、上述の順序において(9)の工程と(12)の工程を入れ替えることも可能である。

【0130】更に、(7)の工程に引き絞いて(10)の工程、(11)の工窟、(8)の工程、(9)の工程、(12)の工程の順にも入れ替えることもで企、この時、同様に(9)の工程と(12)の工程を入れ営えることも可能である。また、(6)の工程に引き絞いて、(10)の工窟、(11)の工窟、(12)の工程の順に入れ替えることもで企、この時、同愆に(9)の工程と(12)の工程を入れ替えることも可能である。

【0131】また、(8) の工程に引き違いて(8) の 工程のパイアス配線19の形成と、(12) の工程のス 50 イッチTFT SD電極21の形成、信号線20の形成を一度に行い、その後、スイッチTFTのチャネル部のn'膜を除去し、その役、(10)の工程と(11)の工程を流動させる事により、同様に製造可能である。この時、(10)の工程、(11)の工程は、(8)の工程の前に処理する夢も可能である。

【0132】上述の様に本実施形態は、製造装置及び回造プロセスの個性を考慮して、工程入れ替え等の変更が可能である。

0 (0133)

【発明の効果】以上説明したように本発明によれば、配号線とスイッチTFT駆動配線との配線交差部を節1の絶縁層、半導体層、第2の絶縁層の積層構造とすることにより、配線交差部で形成される寄生容量を低減では、信号線ノイズ、ICノイズを低減できる。更にn'原の機能であるホールプロッキング機能と電極機能を、突々、n'膜と透明導電膜に機能分陰することにより、n'膜を薄膜化でき、光入射効率を向上できる。即ち、配号成分、ノイズ成分を失々に影響を与えることなく、単位で向上でき、感度の向上を達成できる。

【0134】また、MIS型PDとスイッチTFTを印1の絶縁圏、半導体圏、第2の絶縁圏の積層構造から、簡便に製造可能であり、特に、MIS型PDの半導体口とスイッチTFTの半導体圏の膜厚をPD部は厚膜化でき、TFT部は薄膜化できるため、高感度なFPDを印現できる。更に、スイッチTFTは、チャネル部を安定に製造できるため、低価格、高歩留なり、更には、低間費電力化FPDの実理と口った効果がある。

【図面の簡単な説図》

30 【図1】本発明の第1の実施形態を示す模式的平面圏で ある。

【図2】図1のA-A線における模式的断面図である。

【図3】図1のB-B線における模式的断面図である。

【図4】図1のC-C線における模式的断面図である。

【図5】図1の実施形態の製造方法を説明する圏で為 る。

【図6】図1の実施形態の製造方法を説明する圏でる 8。

【図7】本発明の第2の実施形態の製造方法を説明する) ための圏でふる。

【図8】図6のA-A線における模式的断面圏である。

【図9】本発明の第3の実施形館を示す模式的平面圏で

【図10】図9のA-A線における模式的断面圏でひ

【図11】第3の実施形態の製造方法を説明するための 図である。

【図12】本発明の第4の実施形態を示す模式的平面回である。

【図13】図12のA-A線における模式的断面圏でふ

--【図14】図12のB-B線における模式的断面図であ 5。 【図15】図12のC-C物にかける様式的断面図であ

【図15】図12のC-C線における模式的断面図である。

【図16】第4の実施形態の製造方法を説明する図である。

【図17】第4の実施形態の製造方法を説明する図であ る。

【図18】本発明の第5の実施形態を示す模式的平面図 10 31 である。 32

【図19】図18のA-A線における模式的断面図である。

【図20】第5の実施形態の製造方法を説明するための 図である。

【図21】図20のA-A線における模式的断面図である。

【図22】本発明の第6の実施形態を示す模式的断面**図**である。

【図23】図22のA-A線における模式的断面図であ 20 る。

【図24】第6の実施形態の製造方法を説明するための図である。

【図25】従来のFPDを示す等価回路図である。

【図26】従来のM.I S型PDを用いた場合の1画素の 模式的平面図である。

【図27】図26の模式的断面図である。

【図28】従来のMIS型PDを用いた場合の1ピットの等価回路図である。

【符号の説明】

1 MIS型PD核

2 スイッチTFT部

3 スイッチTFTの駆動配差

4 信号線

5 パイアス配金

10 ガラス基板

11 MIS型PDの下電極

12 スイッチTFTゲート電板

13 スイッチTFT駆動配線

14 第1の絶縁膜

15 半導体層

16 第2の絶録層

17 オーミックコンタクト層

18 コンタクトホール

19 パイアス配線

20 信号線、

21 スイッチTFT SD電極

2.2 透明導電纜

30 保護層

31 有機樹脂屬

32 蛍光体層

41 スイッチTFTチャネル部

42 スイッチTFT駆動配線とパイアス配線の交差

盔

43 MIS型PDの下電極とパイアス配線の交差部

4.4 信号線部

45 信号線とスイッチTFT駆動配線の交差部

46 スイッチTFT SD電極と信号線の領域

47 パイアス配線とMIS型PDの上電極部の領域

48 スイッチTFT SD電極の領域

51 レジスト

101 光電変換案子部

102 スイッチTFT都

103 スイッチTFT駆動配線

1.0.4 信号線

10.5 パイアス配線

106 信号処理回路

107 TFT駆動回路

108 A/D変換部

30 C1 MIS型PDの合成容量

C2 信号線に形成される寄生容量

Vs センサパイアス電位

Vェ センサリセット電位

SW1 MIS型PDのVs/Vr切り替えスイッチ

SW2 転送TFTのON/OFF切り替えスイッチ

SW3 信号練リセットスイッチ


Vout 出力電圧

Vt 電位差


T1、T2 レジスト膜厚


40


{図4]





[図3]



























【图27】



フロントページの統合

e de la companya de	•	•				77.			•
(51) Int. Cl.	識別記	識別記号			FI				5-73-1 (参考)
H01L	31/09	• •		н	H01L	31/10		A 5F110	
	31/10		••			31/00	**	. A	
H 0 4 N	5/32					29/78	**	612D	

Fターム(参考) 2G088 EE01 EE29 FF02 FF04 GG19

JJ05 JJ32 JJ33 JJ37 LL11

LL12 LL15

4M118 ABO1 BAO5 CAO2 FBO3 FB13

FB16

5C024 AX12 AX16 CX03 CY47 GX03

5F049 MA01 MB05 NA01 NA04 NA15

NB05 RA04 RA08 SS01 SZ20

UA01 UA07 UA14 WA07

5F088 AA01 AB05 BA01 BA03 BB03

BB07 EA04 EA08 EA14 EA16

GA02 HA15 HA20 KA03 KA08

KA10 LA07

5F110 AA30 BB09 CC07 DD02 EE04

EE06 EE14 FF03 FF30 GG02

GG15 GG24 GG45 HK03 HK04

HK09 HK22 HK33 HK35 NNO4

NN24 NN35 NN71

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:			
☐ BLACK BORDERS			
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES			
☐ FADED TEXT OR DRAWING			
BLURRED OR ILLEGIBLE TEXT OR DRAWING			
☐ SKEWED/SLANTED IMAGES			
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS			
☐ GRAY SCALE DOCUMENTS			
LINES OR MARKS ON ORIGINAL DOCUMENT			
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY			

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.